全差分BiCMOS采样/保持电路仿真设计

摘要：

在全差分折叠式共栅-共源运放的基础上,设计了一款BiCMOS采样/保持电路.该款电路采用输入自举开关来提高线性度,同时设计的高速、高精度运放,其建立时间tS只有1.37 ns,提升了电路的速度和精度.所设计的运放中的双通道共模反馈电路使共模电压稳定输出时间tW约达1.5 ns.采用SMIC公司的0.25 μm BiCMOS工艺参数,在Cadence Spectre环境下进行了仿真实验,结果表明,当输入正弦电压频率f1为10 MHz、峰-峰值UP-P为1V,且电源电压VDD为3 V、采样频率fs为250 MHz时,所设计的采样/保持电路的无杂散动态范围SFDR约为-61 dB,信噪比SNR约为62 dB,整个电路的功耗Pn约为10.85 mW,适用于10位低压、高速A/D转换器的设计.

关键词：采样/保持电路、双极互补金属氧化物半导体器件、全差分、仿真

所属期刊栏目：35

分类号：TN432(微电子学、集成电路（IC）)

资助基金：国家高技术研究发展计划（863计划）2006AA10Z258

在线出版日期：2010-06-30（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：478-481,494