0.13 μm CMOS 60 dB SFDR的8 bit 250 MS/s模数转换器

摘要：

论述了一种高速度低功耗的8位250 MHz采样速度的流水线型模数转换器(ADC).在高速度采样下为了实现大的有效输入带宽,该模数转换器的前端采用了一个采样保持放大器(THA).为了实现低功耗,每一级的运放功耗在设计过程中具体优化,并在流水线上逐级递减.在250 MHz采样速度下,测试结果表明,在1.2 V供电电压下,所有模块总功耗为60 mw.在19 MHz的输入频率下,SFDR达到60.1 dB,SNDR为46.6 dB,有效比特数7.45.有效输入带宽大于70 MHz.该ADC采用TSMC 0.13μm CMOS 1P6M工艺实现,芯片面积为800 μm×700μm.

关键词：数模转换器、流水线、采样保持放大器、运算放大器、无杂散动态范围、互补金属氧化物半导体

所属期刊栏目：34

分类号：TN432(微电子学、集成电路（IC）)

在线出版日期：2010-02-23（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：1240-1243