8 bit 400 MS/s CMOS折叠插值结构ADC的设计

摘要：

折叠插值结构是高速ADC设计中的常用结构.提出了一种新的在折叠插值结构ADC中只对THA进行时间交织的技术,可以在基本不增加芯片功耗和面积的情况下,使ADC的系统速度提高近1倍.位同步技术可以保证粗分和细分通路之间的同步,在位同步的基础上设计了新的编码方式.基于上述技术设计了8 bit 400 MS/s CMOS折叠插值结构ADC,核心电路电流为110 mA,面积仅1 mm×0.8 mm,Nyquist采样频率下SNDR为47.2 dB,SFDR为57.1 dB.

关键词：折叠、插值、时间交织、位同步、模数转换器

所属期刊栏目：34

分类号：TN432(微电子学、集成电路（IC）)

在线出版日期：2009-11-02（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：923-926