用于CDR电路的相位插值选择电路设计

摘要：

时钟数据恢复电路是高速多通道串行收发系统中接收端的关键电路,其性能的优劣直接影响了整个系统的功能.描述了双环时钟数据恢复电路利用相位正交的参考时钟进行工作的原理,分析了传统的正交时钟产生方案,提出一种新的相位插值-选择方案并给出了CMOS电路实现.在SMIC 0.18 μm CMOS工艺下采用Cadence公司的仿真工具Spectre进行了晶体管级验证,结果显示,利用该电路恢复出来的时钟对数据进行重定时,能较好地消除传输过程中积累的抖动,有效地提高了输入抖动容限.

关键词：双环时钟数据恢复、正交相位、相位插值、CMOS电路

所属期刊栏目：33

分类号：TN47(微电子学、集成电路（IC）)

资助基金：国家高技术研究发展计划（863计划）;陕西省科技攻关计划;中青年科研项目

在线出版日期：2008-11-26（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：721-725