ASIC后端设计中的时钟偏移以及时钟树综合

摘要：

目前的ASIC设计中,时钟偏移成为限制系统时钟频率的主要因素,时钟树综合技术通过在时钟网络中插入缓冲器来减小时钟偏移.但是,有时这样做并不能达到系统要求的时钟偏移.以一款SMIC 0.18μm工艺的DVBT数字电视解调芯片为例,分析了时钟偏移的产生原因.介殚绍了使用Synopsys公司Astro工具进行时钟树综合的方法,重点分析了在时钟树综合之前如何设置约束手动优化电路从而改善设计的时序,最后的流片结果证明该方法是有效的.

关键词：时钟偏移、时钟树综合、Astro、手动优化

所属期刊栏目：33

分类号：TN402(微电子学、集成电路（IC）)

在线出版日期：2008-07-23（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：527-529