CMOS片上电源总线ESD保护结构设计

摘要：

随着集成电路制造技术的高速发展,特征尺寸越来越小,静电放电对器件可靠性的危害也日益增大,ESD保护电路设计已经成为IC设计中的一个重要部分.讨论了三种常见的CMOS集成电路电源总线ESD保护结构,分析了其电路结构、工作原理和存在的问题,进而提出了一种改进的ESD保护电源总线拓扑结构.运用HSPICE仿真验证了该结构的正确性,并在一款自主芯片中实际使用,ESD测试通过±3 000 V.

关键词：静电放电、电源总线、保护电路

所属期刊栏目：33

分类号：TN402;TN403(微电子学、集成电路（IC）)

在线出版日期：2008-07-23（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：524-526