90 nm工艺SOC芯片多阈值低静态功耗设计

摘要：

为了降低纳米级芯片设计中功耗主体之一的静态功耗,从产生静态功耗的来源出发,提出了使用多阈值技术降低静态功耗,给出利用多阈值技术的多种实现方法.以COSTARⅡ芯片为实例,利用90 nm多阈值单元库进行低静态功耗设计.结果表明,利用多阈值技术设计来降低功耗是可行的,并对各种实现方法进行比较分析,可作为低静态功耗设计的参考.

关键词：90 nm工艺、多阈值、低静态功耗设计

所属期刊栏目：32

分类号：TN431.2(微电子学、集成电路（IC）)

资助基金：国家自然科学基金60425413

在线出版日期：2007-10-22（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：812-815