基于Verilog HDL的UART IP的设计

摘要：

通用异步接收发送器具有可编程性和高度兼容性,在嵌入式系统设计中得到了广泛的应用.介绍了一种利用Verilog HDL语言设计UART核心功能的方法,具体描述了发送、接收、同步FIFO以及波特率发生器模块的设计,最后给出了该核心模块的整体功能仿真和综合结果.结果表明该UART功能正确、稳定、可靠,可以很好地应用于异步通讯中.

关键词：通用异步接收发送器、Verilog HDL、先入先出

所属期刊栏目：32

分类号：TN919

资助基金：国家自然科学基金60476046

在线出版日期：2007-07-16（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：520-523