FPGA中通用互连结构的设计与优化

摘要：

介绍了一款基于SRAM技术的FPGA电路的通用互连结构.在对其通用互连线的延时模型进行分析的基础上,提出了一种改进的互连结构.基于CSMC 0.6 μm工艺下的SPICE仿真及流片结果表明,改进后的互连结构性能提高了约10%.

关键词：静态存储器、现场可编程门阵列、通用互连结构、开关矩阵

所属期刊栏目：32

分类号：TP3(计算技术、计算机技术)

资助基金：国防重点实验室基金51433020105DZ68012

在线出版日期：2007-03-05（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：58-61