10.3969/j.issn.1003-353X.2006.04.021
一种精确的锁相环IP模块行为级建模
根据模拟硬件描述语言Verilog-A的特点,抽取欲设计锁相环各模Vegilog-A建立的相应模块的行为级模型中,并且根据晶体管级仿真结果对行为级模型中的参数进行实时修正,建立了比较精确的中心频率为100MHz的PLL行为级模型.
锁相环、行为级、模型、Verilog-A、仿真
31
TN402(微电子学、集成电路(IC))
2006-06-19(万方平台首次上网日期,不代表论文的发表时间)
共5页
310-314