DVB通用解扰算法的高性能IP核设计

摘要：

提出了DVB通用解扰算法高性能IP核设计、验证和测试的方法,着重描述了IP核的可重用设计,使本IP核与多种总线能互连.整个设计采用VHDL语言设计,在Altera的FPGA和富士通CE66库上进行了综合和验证.最终在富士通CE66库上实现的IP核最高时钟频率为212.8MHz,数据率可以达到1.7024Gbps.

关键词：IP核、片上系统集成、可重用、通用解扰算法

所属期刊栏目：30

分类号：TN402(微电子学、集成电路（IC）)

在线出版日期：2005-03-09（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：24-27,34